PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-274405

(43) Date of publication of application: 26.09.2003

(51)Int.CI.

HO4N 7/30 GO6F 13/362 HO4N 1/41

(21)Application number: 2002-068963

(71)Applicant: RICOH CO LTD

(22)Date of filing:

13.03.2002


(72)Inventor: KADOWAKI YUKIO

(54) IMAGE PROCESSING APPARATUS AND IMAGE PROCESSING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an image processing apparatus for reducing the cost required for a memory in a processing with respect to encoding processing and/or decoding processing of an image and for attaining a high speed processing.

SOLUTION: This invention provides the image processing apparatus including a wavelet transform circuit 42; an arithmetic encoding circuit 43; a packet header generating circuit 44; an encoding stream generating circuit 45; a memory for storing information read and/or written by the wavelet transform circuit 42; the arithmetic encoding circuit 43; the packet header generating circuit 44; and the encoding stream generating circuit 45; a memory access controller 47 for controlling the memory 55; and a memory access arbiter circuit for arbitrating a memory access request from the wavelet transform circuit 42; the arithmetic encoding circuit 43: the packet header generating circuit 44; and the encoding stream generating circuit 45 to the memory controller.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-274405 (P2003-274405A)

(43)公開日 平成15年9月26日(2003.9.26)

(51) Int.Cl.'		識別記号	F I		テ	-7]}*(参考)
H04N	7/30		G06F	13/362	510E	5B061
G06F 1	3/362	5 1 0	H04N	1/41	В	5 C 0 5 9
H04N	1/41			7/133	Z	5 C 0 7 8

審査請求 未請求 請求項の数6

OL (全 18 頁)

(21)出願番号 特願2002-68963(P2002-68963)

(22)出願日

平成14年3月13日(2002.3.13)

(71)出顧人 000006747

株式会社リコー

東京都大田区中馬込1丁目3番6号

(72)発明者 門脇 幸男

東京都大田区中馬込1丁目3番6号 株式

会社リコー内

(74)代理人 100070150

弁理士 伊東 忠彦

最終頁に続く


(54) 【発明の名称】 画像処理装置及び画像処理方法

(57)【要約】

【課題】 画像の符号化処理及び/又は復号処理に関する処理におけるメモリに要するコストを削減し、更に、 高速処理を可能とすることを目的とする。

【解決手段】 ウエーブレット変換回路42と、算術符号化回路43と、パケットヘッダ生成回路44と、符号列生成回路45と、ウエーブレット変換回路42、算術符号化回路43、パケットヘッダ生成回路44及び符号列生成回路45が書込み及び/又は読出しする情報を格納するメモリ55と、該メモリ55の制御を行うメモリアクセスコントローラ47と、前記ウエーブレット変換回路42、前記算術符号化回路43、前記パケットヘッダ生成回路44、前記符号列生成回路45からの前記メモリコントローラへのメモリアクセス要求を調停するメモリアクセスアービタ回路とを有する画像処理装置。

JPEG2000の符号化処理回路を説明するための図



【特許請求の範囲】

【請求項1】 ウエーブレット変換回路と、算術符号化回路と、パケットの生成又は解析を行うパケット生成又は解析回路と、前記ウエーブレット変換回路、前記算術符号化回路、前記パケット生成又は解析回路が書込み及び/又は読出しする情報を格納するメモリと、該メモリの制御を行うメモリアクセスコントローラと、前記ウエーブレット変換回路、前記算術符号化回路、前記パケット生成又は解析回路からの前記メモリコントローラへのメモリアクセス要求を調停するメモリアクセスアービタ回路とを有する画像処理装置。

【請求項2】 前記メモリアクセスアービタ回路は、前記ウエーブレット変換回路のアクセスを優先させ、前記ウエーブレット変換回路からのアクセスがないときに、前記算術符号化回路、前記パケット生成又は解析回路からのアクセスを受け付けることを特徴とする請求項1記載の画像処理装置。

【請求項3】 前記ウエーブレット変換回路のアクセスのうち、レベル1の処理のアクセスを優先させてメモリアクセスさせることを特徴とする請求項1又は2記載の画像処理装置。

【請求項4】 コード化の単位であるコードブロック毎 にコード化を行う場合、

コードブロックにおけるデータの有無を示すインクルージョンデータを、内部レジスタに退避させることを特徴とする請求項1ないし3いずれか一項記載の画像処理装置。

【請求項5】 コード化の単位であるコードブロック毎 にコード化を行う場合、

前記メモリ上に、前記コードブロック毎にポインタ領域 を設け、

該ポインタ領域には、当該コードブロックのパケットデータが格納されているメモリのスタートアドレスと、当該コードブロックのデータ長と、当該コードブロックのゼロビットプレーン数と、コーディングパス数とを、前記コードブロック毎に格納し、

当該コードブロックのパケットデータは、前記メモリ上の前記ポインタに格納されているスタートアドレスから、格納されていることを特徴とする請求項1ないし4いずれか一項記載の画像処理装置。

【請求項6】 ウエーブレット変換回路と、算術符号化回路と、パケット生成又は解析回路と、メモリと、該メモリの制御を行うメモリアクセスコントローラと、前記ウエーブレット変換回路、前記算術符号化回路、前記パケット生成又は解析回路からの前記メモリコントローラへのメモリアクセス要求を調停するメモリアクセスアービタ回路とを有する画像処理装置における画像処理方法において、

前記メモリアクセスアービタ回路は、前記ウエーブレット変換回路のアクセスを優先させ、前記ウエーブレット

変換回路からのアクセスがないとき、前配算術符号化回路、前記パケット生成又は解析回路からのアクセスを受け付けることを特徴とする画像処理方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、画像処理装置及び 画像処理方法に係り、特に、JPEG2000等に用い られる画像処理装置及び画像処理方法に関する。

[0002]

【従来の技術】図1にJPEG2000の符号化の流れを示す。JPEG2000の符号化においては、画像データ1は、2次元離散ウエーブレット変換部(DWT)10、量子化器11、係数モデリング部12、算術符号器(算術符号化回路)13、符号形成部(パケットヘッダ生成回路及び符号列生成回路等を含む。)14の処理を経て、符号データ15が得られる。図2、図3にこれらの処理を模式的に描いた図を示す。なお、係数モデリング部12及び算術符号器13により、エントロピー符号化が行われる。

【0003】まず、入力される画像に対して複数レベル の2次元離散ウエーブレット変換を行う。この時、処理 する画像をタイルと呼ばれる複数の矩形ブロックに分け る場合が多い。画像を複数のタイルに分割する場合は、 後に続く2次元離散ウエーブレット変換、量子化、エン トロピー符号化はこのタイルの単位で処理する。図2 は、画像データ1を128×128の大きさのタイルに 分割し、レベル2の2次元離散ウエーブレット変換を行 った場合の例を示す。128×128の画像データ(1 タイル)は、レベル2の2次元離散ウエーブレット変換 10により、大きさが32×32の4つのサブパンド2 LL、2HL、2LH、2HHと大きさが64×64の 3つのサブパンド1HL、1LH、1HHのウエーブレ ット係数データ21に変換される。なお、1 L L 、1 H L、1LH、1HHはレベル1のサブパンドであり、2 LL、2HL、2LH、2HHは、レベル2のサブパン ドである。以下、3レベル以上のサブパンドについても 同様に表現する。

【0004】JPEG2000では、ウエーブレット変換のフィルタ係数としては、可逆、非化逆の2通りの係数が規定されている。可逆・非化逆を統一的に扱う場合は、可逆のフィルタ係数が用いられ、より高いレート又は良好なひずみ特性を実現する場合は非化逆のフィルタ係数を用いる。

【0005】次に、ウエーブレット係数データに対して、次の式によりスカラー量子化が行われる。

 $q = sign(a) \times \lfloor |a| / \Delta b \rfloor$

ここで、sign(a)はウエーブレット係数データ a の符号、|a|はa の絶対値、 Δb はサブパンド毎に決められた量子化ステップ、|a| はフロア関数を示す。ただし、可逆ウエーブレット係数を用いた場合は、この

スカラー量子化の処理は実施されない。

【0006】次に、ウエーブレット変換及び量子化した係数データをコードブロック毎に(サブパンドの大きさが、コードブロックよりも小さい場合は、各サブパンド毎に)エントロピー符号化していく。このエントロピー符号化は、後段の2値算術符号器13に与えるコンテキストを生成する係数モデリング部12での処理と、実際に符号化を行う算術符号器13での処理によりなされる

【0007】図3は、各サブバンド毎にエントロピー符号化した場合におけるサブバンド2LLとその算術符号化器13の処理を示す。サブバンド2LLは、32×32の画像サイズを有し、各点の画像(ウエーブレット変換及び量子化した係数データ)は、(N+3)ビットで量子化されている。上面が量子化ピットのMSBで、下面が量子化ピットのLSBである。図3では、上から二つのプレーンには、量子化ピットが存在しない。このプレーンをゼロビットプレーンという。

【0008】次に、算術符号器13での処理手順を示す。

(1) 一つのサブバンド(コードブロック毎にエントロピー符号化する場合は、コードブロック)の係数データを符号+絶対値に変換し、係数絶対値は、ビットプレーンに分割してMSB側からビットプレーン毎にエントロピー符号化を行う。図3(A)では、2 L L のサブバンドの係数絶対値をビットプレーンに分割した様子を示す。

(2)上位から数えて初めて有効なビット(0で無いビット)が出現するビットプレーンまでは、ゼロビットプレーンであるのでエントロピー符号化は行わず、初めて0で無いビットが出現したビットプレーンから、エントロピー符号化を開始する。図3(A)の例では、上位2プレーンがゼロビットプレーンであり、3プレーン目に初めて0で無いビットが出現し、このビットプレーンNからビットプレーン0までのN+1枚のビットプレーンについてエントロピー符号化を行う。

(3) エントロピー符号化を行うビットプレーンに関しては、基本的に1つのビットプレーンを3回スキャンして、符号化する。この符号化のためスキャンする過程をコーディングパスとして、各パスは以下のように呼ばれている。

[0009] ① significance propagation pass

② magnitude refinement page

3 cleanup pass

ビットプレーン上の各ビットは、特定の規則に従って分類され、そのビットの周辺ビットの状態から生成されたコンテキストを用いていずれかひとつのパスで符号化される。

【0010】図3(B)に示すように、最初に符号化する

ビットプレーンNは、cleanup passのみで符号化されるが、それ以降のビットプレーンは、それぞれ上に記した3つのパスで符号化される。すなわち、N+1個のピットプレーンが存在する場合、合計3N+1回のコーディングパスにより符号化が行われる。(4)次に、算術符号器13で、上記の各パスで発生する符号化ビットとそれに対応するコンテキストにより、エントロピー符号を生成する。こうして生成されたエントロピー符号(MQ符号)は、図1に示す符号形成部14における処理で、最終のJPEG2000のビットストリームとしてまとめられる。

【0011】符号形成部14では、まず、先の算術符号器13で生成された各パス単位で発生した符号を、複数パス毎にまとめる。このまとめられた単位をレイヤと呼ぶ。図4では、3N+1個のパス毎に算術符号器で生成された符号をレイヤ0からレイヤしまでのし+1個のレイヤにまとめている様子を示す。例えば、ビットプレーン2LLN-1、s、ビットプレーン2LLN-1、mをレイヤ0とし、・・・ビットプレーン2LLO、s、ビットプレーン2LLO、s、ビットプレーン2LLO、s、ビットプレーン2LLO、s、ビットプレーン2LLO、cをレイヤしとしている。なお、レイヤの選定は、これに限らず実施することができる。

【0012】さらに、図5に示すように、サブバンド、レイヤ毎にまとめられた符号を並べて最終のビットストリームが生成される。図5では、2 L L のレイヤ0、2 L L のレイヤ1、・・・2 L L のレイヤL、2 H H のレイヤし、1 H L 、1 L H 、1 H H のレイヤしのビットストリームとなる。ビットストリームは、重要なデータ(優先順位の高いデータ)を先に送信するように構成される。なお、レイヤは、任意に設定できる。例えば、すべてを一つのレイヤとしてもよい。

【0013】ここで、サブパンド、レイヤ毎のまとまり をパケットと呼び、各パケットは、それぞれのパケット の情報を示すパケットヘッダーと先ほどの算術符号部で 生成されたエントロピー符号より成る。例えば、2 H L、2LH、2HHのレイヤL34は、2HL、2L H、2HHのレイヤLのパケットヘッダー37と2H し、2 L H、2 H H のレイヤしのエントロピー符号38 から構成される。したがって、ピットストリームは、1 又は複数のパケットにより構成される。なお、各レベル 毎に、LLのサブパンドで一つのパケットとし、HL、 LH、HHのサブパンドで一つのパケットとしている。 【0014】ここでは、入力画像データが単色である場 合を示したが、複数色(コンポーネント)を有する画像 の場合、同様に各色(コンポーネント)毎にサブバンド 毎、レイヤ毎のパケットを生成して規定された順番に並 べることでJPEG2000のビットストリームを得る ことができる。図6には、3色(コンポーネント0、 1、2)より成る画像をJPEG2000で符号化した 場合のビットストリームの例を示す。

【0015】JPEG2000の符号化方式は、一旦、符号化されたビットストリームを復号することなく符号状態のままで再度圧縮して、必要な圧縮率を得られるという特徴がある。これはこれまでに説明したようにJPEG2000の符号は、パケットと呼ばれるコンポーネント(色成分)、サブパンド(解像度)、レイヤ毎の符号を組み合わせて構成されているため、一旦、符号化を行った後で、その符号の圧縮率が所望の圧縮率より悪ければ、復号した際の画質面からみて優先順位の低いパケットの符号データを順次破棄していくことで、圧縮率を上げる操作が可能であることによる。

[0016]

【発明が解決しようとする課題】従来のJPEG200 0の符号化及び復号を行うJPEG2000装置では、 エンコード時に算術符号化を行った後の符号データから パケットヘッダを作成する際、ひとつのタイル、又はプ リシンクト(precincts:領域)、又はサブバ ンドのパケットデータをあらかじめ求めておき、このデ 一タを用いてパケットへッダを作成し、全体としての符 号データを作成していた。この作業はハードで行うのは 非常に煩雑になるため、多くの場合、ソフトウエア処理 されていた。

【〇〇17】ところで、ソフトで処理する場合、パケットデータは作成された順番にメモリに保持しておき、各パケットのデータ長、ゼロビットプレーン数、コーディングパス数を別途管理し、これらの情報を使用してパケットへッダを作成していた。しかし、ソフト処理するためには、JPEG2〇〇システムの中にプロセッサが必要となり、コストが上がる要因になっていた。また、ソフト処理なので、パケットデータの情報を管理するに、ソフト上のポインタ(構造体)を使用することになり、必ずしもメモリを有効に使用しているとは限らず、ワーク用メモリを多く必要とし、これもコストアップの要因となっていた。

【0018】また、ハードウエアで処理を行う場合であっても、ウエーブレット係数と符号データは、別々のメモリを使用する方式が取られてきた。この場合、ハードウエアによる処理の並列化は簡単にできるが、扱う画像サイズが大きくなると、必要なメモリサイズも大きくなり、コストが大きくなるという問題がある。

【0019】本発明は、上記問題に鑑みなされたものであり、画像の符号化処理及び/又は復号処理に関する処理におけるメモリに要するコストを削減し、更に、高速処理を可能とすることを目的とするものである。

[0020]

【課題を解決するための手段】上記課題を解決するため に、本件発明は、以下の特徴を有する課題を解決するた めの手段を採用している。

【0021】請求項1に記載された発明は、ウエーブレット変換回路と、算術符号化回路と、パケットの生成又は解析を行うパケット生成又は解析回路と、前記ウエーブレット変換回路、前記算術符号化回路、前記パケット生成又は解析回路が書込み及び/又は読出しする情報を格納するメモリと、該メモリの制御を行うメモリアクセスコントローラと、前記ウエーブレット変換回路、前記算術符号化回路、前記パケット生成又は解析回路(例えば、パケットへッダ生成回路、符号列生成回路、符号列解析回路等)からの前記メモリコントローラへのメモリアクセス要求を調停するメモリアクセスアービタ回路とを有する画像処理装置である。

【0022】請求項1に記載された発明によれば、ひとつのメモリにウエーブレット係数と符号データを格納することにより、大容量の安価な外部メモリを1個使用するだけでJPEG2000コーダ等の画像処理装置を実現することができる。

【0023】請求項2に記載された発明は、請求項1記載の画像処理装置において、前記メモリアクセスアービタ回路は、前記ウエーブレット変換回路のアクセスを優先させ、前記ウエーブレット変換回路からのアクセスがないときに、前記算術符号化回路、前記パケットヘッダ生成回路、又は、前記符号列生成回路からのアクセスを受け付けることを特徴とする。

【0024】請求項2に記載された発明によれば、メモリアクセスアービタでウエーブレット係数処理に関するアクセスを優先させることにより、処理速度が速まり、動画処理におけるリアルタイム処理が実現できる。

【0025】請求項3に記載された発明は、請求項1又は2記載の画像処理装置において、前記ウエーブレット変換回路のアクセスのうち、レベル1の処理のアクセスを優先させてメモリアクセスさせることを特徴とする。 【0026】請求項3に記載された発明によれば、メモリアクセスアービタでレベル1の処理のアクセスを優先させることにより、効率的な処理が可能となり、動画処理におけるリアルタイム処理が実現できる。

【0027】請求項4に記載された発明は、請求項1ないし3いずれか一項記載の画像処理装置において、コード化の単位であるコードブロック毎にコード化を行う場合、コードブロックにおけるデータの有無を示すインクルージョンデータを、内部レジスタに退避させることを特徴とする。

【0028】請求項4に記載された発明によれば、パケットへッダ用ポインタを構成し、その中にパケットへッダを構成するのに必要な情報をすべて備え、パケットデータのスタートアドレスで示されるメモリ上にパケットデータを配置する構成を取ることによって、ハードウェアのみでパケットへッダ生成・解析を行う際に、パケットデータとそのパケットデータに付随する情報を効率よ

く管理することができ、使用するメモリ量を削減することが可能になる。

【0029】請求項5に記載された発明は、請求項1ないし4いずれか一項記載の画像処理装置において、コード化の単位であるコードブロック毎にコード化を行う場合、前配メモリ上に、前記コードブロック毎にポインタ領域を設け、該ポインタ領域には、当該コードブロックのパケットデータが格納されているメモリのスタートアドレスと、当該コードブロックのデータ長と、当該コードブロックのゼロビットプレーン数と、コーディンパス数とを、前記コードブロック毎に格納し、当該コードブロックのパケットデータは、前記メモリ上の前記ポインタに格納されているスタートアドレスから、格納されていることを特徴とする。

【0030】請求項5に記載された発明によれば、コードブロックのインクルージョン情報のみメモリとは別に内部レジスタに退避させることにより、パケットヘッダの先頭に配置するタグツリーの生成を高速に容易に行うことができ、動画処理などで必要なリアルタイム性を確保することができる。

【0031】請求項6に記載された発明は、ウエーブレット変換回路と、算術符号化回路と、パケット生成又は解析回路と、メモリと、該メモリの制御を行うメモリアクセスコントローラと、前記ウエーブレット変換回路、前記パケット生成又は解析回路、前記パケット生成又は解析回路、からの前記メモリアクセスアービタ回路とを有する画像処理方法において、前記メモリアクセスを優先させ、前記ウエーブレット変換回路のアクセスを優先させ、前記ウエーブレット変換回路がケット生成又は解析回路からのアクセスを受け付けることを特徴とする画像処理方法である。

【0032】請求項6に記載された発明は、請求項1~5記載の画像処理装置に適した画像処理方法を提供することができる。

[0033]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を説明する。図7は、本実施の形態におけるJ PEG2000の符号化処理回路40である。

(符号化処理回路) 図7の符号化処理回路40は、DCシフト・RCT (Reversiblecomponent Transformation) 変換回路41、離散ウエーブレット変換回路(DWT回路)42、DMAC(Direct Memory Access Controller)48~53、算術符号化回路(MQ回路であり、ここでは、係数モデリング部を含むものとしている。)43、パケットヘッダ生成回路44、符号列生成回路45、メモリアクセスアービタ46、SDRAM(Synchronous RAM)コントロー

ラ47、SDRAM55から構成されている。

【OO34】DCシフト・RCT変換回路41における DCシフトは、符号無しで入力された画像データ(イメ **―ジ入力)のレベルをシフトして、0を中心に振幅変動** する画像データに変換して、RCT変換回路、DWT回 路42に入力するものである。DCシフト・RCT変換 回路41におけるRCT変換は、RGB(赤・緑・青) データをYCbCr(輝度成分・色差成分)データに変 換する。DWT回路42は、図1のDWT部10で説明 した2次元離散ウエーブレット変換を行う。なお、この 処理の詳細は後述する。DMAC48~53は、DWT 回路42、MQ回路43、パケットヘッダ生成回路4 4、符号列生成回路45が、DMA転送を行うためのD MAコントローラである。MQ回路43は、算術符号処 理を行う。パケットヘッダ生成回路44は、MQ回路4 3で生成されたパケットデータに対して、パケットヘッ ダを生成する。符号列生成回路45は、MQ回路43で 生成された算術符号化後のパケットデータ及びパケット ヘッダ生成回路44で生成されたパケットヘッダ等から ビットストリームを生成して、出力する(符号出力)。 【OO35】メモリアクセスアービタ46は、DWT回 路42、MQ回路43、パケットヘッダ生成回路44、 符号列生成回路45からのSDRAMコントローラへ4 7のメモリアクセス要求を調停する。 SDRAMコント ローラ47は、SDRAM55の書込み及び読出しを制 御する。SDRAM55には、符号化処理回路装置で共 有するひとつのメモリであり、ウエーブレット係数、算 術符号化後のパケットデータ、パケットデータ解析用の ポインタ情報等を格納する。

【0036】図7の符号化処理回路40にイメージ入力信号が入力され、符号化されたビットストリームが、符号化処理回路40から出力される。

(復号処理回路)図8は、本実施の形態におけるJPE G2000の復号処理回路60である。

【0037】図8の復号処理回路60は、DCシフト・ RCT変換回路61、DWT回路62、DMAC65~ 69、MQ回路63、符号列解析回路69、メモリアク セスアービタ46、SDRAMコントローラ47、SD RAM55から構成されている。DCシフト・RCT変 換回路61は、図1の符号化処理回路のDCシフト・R CT変換回路41の逆の処理を行う。つまり、シフトし たレベルを元に戻す。DWT回路62は、図1の符号化 処理回路のDWT回路41の逆の処理を行う。つまり、 2次元離散ウエーブレット逆変換を行う。 DMAC65 ~69は、図1の符号化処理回路のDMAC48~53 と同じく、DWT回路62、MQ回路63、符号列解析 回路64が、DMA転送を行うためのDMAコントロー ラである。MQ回路63は、図1の符号化処理回路のM Q回路43の逆の処理を行う。つまり、算術復号を行 う。符号列解析回路69は、受信したビットストリーム の符号列を解析して、パケットデータ及びパケットへッ ダを出力する。

【0038】メモリアクセスアービタ46、SDRAM コントローラ47、SDRAM55は、図1の符号化処 理回路のもと同じである。

【OO39】なお、DCシフト・RCT変換回路61、 DWT回路62、DMAC65~68、MQ回路63 は、それぞれ、図1の符号化処理回路のDCシフト・R CT変換回路41、DWT回路42、DMAC48~5 1、MQ回路43と一体に構成してもよい。

【0040】図8の符号化処理回路60にピットストリ 一ムである符号が入力され、符号化処理回路60から復 号されたイメージ信号が出力される。

(DWT変換:エンコード) 図7において、DCシフト ・RCT変換回路41からの出力に対して、DWT回路 42は、2次元離散ウエーブレット変換を行う。

【0041】ウエーブレット変換を行う場合、最初に場 面全体に対して、垂直成分と水平成分に対してそれぞれ ハイパスフィルタとローパスフィルタをかけて1/2の データにした結果を4個出力する。この結果を並べた結 果を図9に示す。ここで、1 L L はウエーブレット変換 レベル1の垂直方向ローパス、水平方向ローパス成分を 示し、1日しはウエーブレット変換レベル1の垂直方向 ハイパス、水平方向ローパス成分を示し、1 L H はウエ ーブレット変換レベル1の垂直方向ローパス、水平方向 ハイパス成分を示し、1 日日は垂直方向ハイパス、水平 方向ハイパス成分を示す。

【0042】JPEG2000で規定されているウエー ブレット変換は、R5:3フィルタと1R9:7フィル タがある。ここでは、R5:3フィルタの説明を行う。 R5:3フィルタの処理を図15の構成例に基づいて説 明する。

$$Y(1) = X(1) - [(X(0) + X(2))/2] \cdots (1)$$

て、

の処理を行う。このデータY(1)は、ラインパッファ 84、フリップフロップ回路87及びローパス処理回路 79に順次供給される。

【0048】図16(C)に示されているように、この データ Y (1) が、入力されたタイルデータを垂直方向

の処理を行う。このデータY(3)は、データY(1)と 同様に、ラインパッファ84、フリップフロップ回路8 7及びローパス処理回路79に順次供給される。

【0050】図16(E)に示されているように、この データY(1)が、入力されたタイルデータを垂直方向 で周波数領域に変換したときの、第2番目のハイパス成

 $Y(0) = X(0) - [(Y(-1) + Y(1) + 2) / 4] \cdots ($

の処理を行う。このデータY(0)は、フリップフロッ

【0043】図15に示すウエーブレット変換のエンコ ード装置は、ラインパッファ82」~84、ハイパス処 理を行うハイパス処理回路76~78、ローパス処理を 行うローパス処理回路79~81、クロック端子を有す るフリップフロップ回路85~90、入力端子71及び 出力端子フ2~フ5から構成されている。

【0044】ラインパッファ82には、図16(A)に 示されているように、入力されたタイルの最初の1ライ ン分のデータX(O)が順次蓄積される。ラインパッフ ア83には、図16(B)に示されているように、タイ ルの2ライン目の1ライン分のデータX(1)が順次蓄 積される。また、入力されたタイルの3番目の1ライン 分のデータX(3)は、ラインバッファ82に蓄積さ れ、入力されたタイルの4番目の1ライン分のデータX (4) は、ラインパッファ83に蓄積される。なお、入 カされたタイルの3番目の1ライン分のデータX(3) が、ラインパッファ82に蓄積されるとき、ラインパッ ファ82からは、蓄積の直前に、最初の1ライン分のデ ータX(O)が読み出されて、ローパス処理回路79に 供給される。以下同様のタイミングで、データX

(2)、X(4)、、、が順次読み出されて、ローパス 処理回路79に供給される。

【0045】以下、入力されたタイルの奇数番目の1ラ イン分のデータは、ラインパッファ82に蓄積され、入 カされたタイルの偶数番目の1ライン分のデータは、ラ インパッファ83に蓄積される。

【0046】次に、ハイパス処理回路76及びローパス 処理79によるレベル1の垂直処理について説明する。 【0047】ハイパス処理回路76は、データX (O)、データX(1)及びデータX(2)に基づい

分である。

【0049】同様にして、ハイパス処理回路76は、デ ータ×(2)、データ×(3)及びデータ×(4)に基 づいて、

$$Y(3) = X(3) - [(X(2) + X(4))/2] \cdots (2$$

分である。

【0051】以下順に、Y(5)、Y(7)、、、、Y(1 27)を作成する。

【0052】ローパス処理回路79は、データX (O)、データY(-1)及びデータY(1)に基づい て、

プ回路85及びハイパス処理回路77に順次供給され

る。

【0053】図16 (C) に示されているように、この データY(O)が、入力されたタイルデータを周波数領 域に変換したときの、第1番目のローパス成分である。

$$Y(2) = X(2) - [(Y(1) + Y(3) + 2) / 4] \cdot \cdot \cdot (4)$$

づいて、

の処理を行う。このデータY(2)は、フリップフロッ プ回路85及びハイパス処理回路77に順次供給され

【0055】このデータY(2)は、データY(0)と同 様に、フリップフロップ回路85及びハイパス処理回路 **フフに順次供給される。**

【0056】図16 (E) に示されているように、この データY(1)が、入力されたタイルデータを垂直方向 で周波数領域に変換したときの、第2番目のハイパス成 分である。

【0057】以下順に、Y(4)、Y(6)、、、、Y(1 26)を作成する。

【0058】次に、ハイパス処理回路77、78及び口 ーパス処理80、81によるレベル1の垂直処理に連続 して行なわれるレベル1の水平処理について説明する。

【0059】ローパス処理回路79により、図17

$$Z(1) = Y(0, 1) - [(Y(0, 0) + Y(0, 2))/2]$$
(5)

タを出力する。

の処理を行う。このデータZ(1)は、フリップフロッ プ回路89及びローパス処理回路80に供給される。

【0061】図17(C)に示されているように、この データス(1)が、1ライン目の垂直方向の低周波数成

$$Z(3) = Y(0, 3) - [(Y(0, 2) + Y(0, 4))/2]$$
(6)

の処理を行う。このデータZ(3)は、フリップフロッ プ回路89及びローパス処理回路80に供給される。

【0063】図17(E)に示されているように、この データス (3) が、1ライン目の垂直方向の低周波数成 分の、水平成分の第2番目のハイパス成分である。

【0064】以下順に、Z(5)、Z(7)、、、、Z(1 27)を作成する。

【0065】また、同様に、2ライン目の以下の、垂直 方向の低周波数成分の、水平成分のハイパス成分を作成 する。その結果、端子73から1LHデータが得られ る。

$$Z(0) = Y(0, 0) - [(Z(-1) + Z(1) + 2)/4]$$
(7)

の処理を行う。なお、データス(-1)は、ミラー成分と してデータ Z (1)が使用される。

【OO69】図17(C)に示されているように、この データス(0)が、1ライン目の垂直方向の低周波数成

$$Z(2) = Y(0, 2) - [(Z(1) + Z(3) + 2) / 4] \cdot \cdot (8)$$

の処理を行う。なお、データス(-1)は、ミラー成分と

してデータス(1)が使用される。

(A) に示す1ライン目における第1番目の垂直方向の 低周波数成分Y(O、O)が生成され、フリップフロップ 回路85に供給される。同様に、ローパス処理回路79 により、図17(B)に示す1ライン目の垂直方向の第 2番目の低周波数成分Y(O、1)、1ライン目の垂直方 向の第3番目の低周波数成分Y(O、2)、、、が生成さ れ、フリップフロップ回路85に供給される。なお、フ リップフロップ回路85は、データが入力されるタイミ ングで、それまでのデータをフリップフロップ回路86 に供給する。同様に、フリップフロップ回路86~90 は、データが入力されるタイミングで、それまでのデー

【0054】同様にして、ローパス処理回路79は、デ

ータX(2)、データY(1)及びデータY(3)に基

【0060】ハイパス処理回路77は、データY(0、 O)、データY(O、1)、及びデータY(O、2)に基づ いて、

分の、水平成分の第1番目のハイパス成分である。

【0062】同様にして、ハイパス処理回路ファは、デ ータY(O、2)、データY(O、3)、及びデータY (0、4)に基づいて、

$$2) + Y(0, 4)) / 2$$

【0066】同様に、垂直方向の高周波数成分であるデ ータY(1)、データY(3)、、、、データY(127)に ついて、フリップフロップ回路87、88及びハイパス 処理回路78が、ハイパス処理を行って、端子75から 1 HHデータが得られる。

【0067】ハイパス処理回路ファにより、図17 (A) に示す1ライン目の垂直方向の髙周波数成分Y (1、0)が生成され、フリップフロップ回路89及びロ 一パス処理回路80に供給される。

【0068】ローパス処理回路80は、データY(0、 0)、データス(-1)及びデータス(1)に基づいて、

分の、水平成分の第1番目のローパス成分である。

【0070】同様にして、ローパス処理回路80は、デ ータY(O、2)、データZ(1)及びデータZ(3)に基づ いて、

【0071】図17(E)に示されているように、このデータZ(2)が、1ライン目の垂直方向の低周波数成分の、水平成分の第2番目のローパス成分である。

【0072】以下順に、Z(4)、Z(6)、、、、Z(126)を作成する。

【0073】また、同様に、2ライン目の以下の、垂直方向の低周波数成分の、水平成分のローパス成分を作成する。その結果、端子72から1LLデータが得られる。

【〇〇74】同様に、フリップフロップ回路90及びローパス処理回路81により、1HLデータが作成され、 端子75から1HLデータを得ることができる。

【0075】なお、図15の回路は、データの流れに即して、イネーブル信号を伝播させるものであり、データフロー型パイプライン制御が行なわれている。

【0076】また、図15の回路は、データフロー内の 有効期間は全てマスタークロックで2クロックである。 この2クロックの内、演算処理は必ず後半クロックで行

【0077】また、ラインバッファ処理するときは、前サイクルでパイプラインリードを開始し、後半クロックでライトを行う。ラインバッファは、2ポートRAMを使用するのではなく、時分割処理するので、一つのデータ処理には必ず2クロック必要となる。また、ラインパッファ82、84は、データを出力しながら新しいデータを入力している。

【OO78】また、ワークメモリへのライトを2クロックで1データ処理するので、全てのフィルタに入力されるタイミングは、回路全体で管理する必要がある。

【0079】このような構成により、入力端子71に印加されたタイル入力データについて、最初に水平方向のハイパスフィルタ処理を行い、その結果を用いて、水平方向のローパスフィルタの処理結果を用いて、垂直方向のローパスフィルタおよび垂直方向のローパスフィルタの処理結果を用いて垂直方向のローパスフィルタの処理をそれぞれ行い、また、水平方向のローパスフィルタの処理結果を用いて垂直方向のローパスフィルタの地理結果を用いて垂直方向のローパスフィルタが乗直方向のローパスフィルタ処理をそれぞれ行う。その結果、端子72、73、74、75から、図9に示されているように、ウエーブレット変換された1LL、1LH、1HL、1HHの4種類の成分に分割されたウエーブレット係数が得られる。

【0080】この1 L L のウエーブレット係数に対して、1 レベルの処理と同じようにウエーブレット変換を行うと図10に示すように2 レベルのウエーブレット係数を得ることができる。同様に、図10の2 L L に対してウエーブレット変換を行うことで図11に示すように3 レベルのウエーブレット係数を得ることができる。同様にして、図11の3 L L のウエーブレット係数に対してウエーブレット変換を行うことで、図12に示すよう

な4レベルのウエーブレット係数を得ることができる。 同様にして、図12の4LLのウエーブレット係数に対 してウエーブレット変換を行うことで、図13に示す5 レベルのウエーブレット係数を得ることができる。図1 4に、最終的なウエーブレット変換のエンコードの結果 を示す。

【0081】図18により、図15に示すウエーブレット変換のエンコード装置におけるハイパス処理回路の例を説明する。

【0082】図18のハイパス処理回路は、ハイパス処理及びその逆変換を行う。図18のハイパス処理回路は、マルチプレクサ100~104、加算器105、106、反転回路107、クロック端子を有するフリップフロップ回路108、端子110~123を有している。

【0083】式(1)のハイパス処理演算を行う場合は、端子114にデータX(0)が供給され、端子115にデータX(2)が供給され、端子122にデータX(1)が供給される。このとき、マルチプレクサ100~103は、端子112に印加されたコード・デコード

~103は、端子112に印加されたコード・テコード 切替え信号に基づいて、端子114、端子115、端子 122からのデータを選択する。また、マルチプレクサ 103は、端子112に印加されたコード・デコード切 替え信号に基づいて、反転回路107からの信号を選択 する。

【0084】なお、端子110、111には、境界処理用のミラーデータが供給される。また、端子113には、演算イネーブル信号が印加され、加算器106の信号はこの演算イネーブル信号が印加された時点の信号にラッチされる。

【0085】図19に、図15に示すウエーブレット変換のエンコード装置におけるローパス処理回路の例を示す。

【0086】図19のローパス処理回路は、ローパス処理及びその逆変換を行う。図19のローパス処理回路は、マルチプレクサ200~204、加算器205、206、224、反転回路207、クロック端子を有するフリップフロップ回路208、端子210~223を有している。

【0087】式(1)のローパス処理演算を行う場合は、端子214にデータY(-1)が供給され、端子215にデータY(1)が供給され、端子222にデータX(0)が供給される。このとき、マルチプレクサ200~203は、端子212に印加されたコード・デコード切替え信号に基づいて、端子214、端子215、端子222からのデータを選択する。また、マルチプレクサ203は、端子212に印加されたコード・デコード切替え信号に基づいて、反転回路207からの信号を選択する。また、マルチプレクサ203は、端子212に印加されたコード・デコード切替え信号に基づいて、反転回路207からの信号を選択する。また、マルチプレクサ

【0088】なお、端子210、211には、境界処理

用のミラーデータが供給される。また、端子213には、演算イネーブル信号が印加され、加算器206の信号はこの演算イネーブル信号が印加された時点の信号にラッチされる。

【0089】以上のようにして複数レベルのウエーブレ ット係数を求めるが、このとき、すべてのウエーブレッ ト係数を一度パッファに格納しておく必要がある。ま た、特に1レベルのウエーブレット係数を求めるとき に、ウエーブレット係数を対比するメモリ処理が忙しい ために、入力イメージにウエイトが必要になる場合があ ると、入力データによってはウエイトをかけてしまうと データが失われてしまう場合がある。このため、少なく とも1レベルのウエーブレット変換処理を行う場合は、 特に動画処理の場合は、入力画像がくるスピード以内で 処理を完了させる必要がある。このとき、図7に示すよ うに、ひとつのメモリでウエーブレット係数と符号メモ リを共有させる場合、ウエーブレット係数処理のアクセ スの優先順位を高める必要がある。そして特に、1レベ ルのウエーブレット処理のメモリアクセスの優先順位を 髙める必要がある。

(DWT変換:デコード)ウエーブレット変換のエンコード装置を説明するための図である図15に対応するウエーブレット変換のデコード装置の例を図20に示す。【0090】また、図21に、ウエーブレット変換のデコード・乗直方向処理を説明するための図を示し、図22に、ウエーブレット変換のデコードが水平方向処理を説明するための図を示す。図21及び図22は、ウエーブレット変換のエンコード・乗直方向処理を説明するための図16と、ウエーブレット変換のエンコードが来平方向処理を説明するための図17に対応する。また、図20~図2は、図15~図17のウエーブレット変換のエンコード装置の例に準じて説明できるので、これらの説明は省略する。

(パケットデータの格納) また、JPEG2000にお ける算術符号化の詳細な説明はここでは行わない。算術 符号化は、ウエーブレット係数上のLL、HL、LH、 HHのサブバンド単位で行うが、処理範囲が大きくなる ために、JPEG2000ではコードブロックという単 位で処理を行うようになっている。コードブロックサイ ズがたとえば64×64と決めると、サブパンドのサイ ズが64×64より小さいときは、サブパンドのサイズ で処理を行い、サブパンドのサイズがコードブロックよ り大きい場合は、サブバンドをコードブロックの大きさ で分割し、コードブロック単位で符号化を行う。イメー ジサイズが2048×2048で5レベルまでウエーブ レット変換を行い、コードブロックサイズが64×64 の場合の例を図23に示す。この場合、1レベルから5 レベルまでのサブパンドのサイズは1024、512、 128、64、32となり、1から3レベルまではサブ パンドサイズがコードブロックより大きいので、これら のサブパンドはコードブロックサイズで分割され、4レベルと5レベルに関してはサブパンドの大きさがコードブロックサイズと同じか小さいのでサブパンドの分割は行われていない。算術符号化はこのようにコードブロックサイズとサブパンドのどちらか小さいほうのサイズで行われる。

【0091】また、上述したように、算術符号化を行うことで、符号データが生成される。これを符号列生成することでJPEG2000の符号データが作成される。JPEG2000ではコードブロックごとの符号データをパケットと呼び、ひとつのパケットに対して、パケットへッダを付加するようになっている。パケットの単位は、LLサブパンドで1パケットを構成し、それ以外はHL、LL、HHの3つのサブパンドをまとめて一つのパケットとして扱う。

【0092】本実施の形態では、パケットデータの長さ とスタートアドレスを示したポインタを使用してデータ の管理を行う。パケットの単位はサブバンド、コードブ ロック、プリシンクト、レイヤで決まる。ひとつのパケ ットには1レイヤのLL又はHL、LH、HHのサブバ ンド成分が含まれる。ただし、プリシンクトサイズがサ ブバンドより小さい場合、パケットはプリシンクトのサ イズで区切られる。パケットの単位は上記の方法で決ま るが、各コードブロックの各レイヤの情報はパケットへ ッダ生成に使用される。MQ符号化を行った後、コード ブロック、レイヤ、コンポーネント、レベルの符号デー タに対して、識別子を付け、スタートアドレス、データ 長、ゼロビットプレーン数、コーディングパス数をポイ ンタに格納した後、設定されたスタートアドレスから符 号データを格納する。パケットデータ用ポインタの例を 図24に示す。図24の例では、アドレスが32ビット (4パイト)、データ長が16ピット(2パイト)、ゼロビ ットプレーン数とコーディングパス数がそれぞれ8ピッ ト(1パイト)で構成されている。また、図24のパケッ トポインタとパケットデータのメモリマッピングの例 を、図25に示す。

【0093】各コードブロック、各レイヤのポインタが どこになるかはポインタアドレスで管理されている。各 コードブロック、各レイヤのポインタはMQコーダの処理順に配列する。MQコーダの処理順(0~258)の 例を図23に示す。図23の例ではあるひとつのコンポーネントの、2048×2048のフレームデータに対して、5レベルのウエーブレット変換を行い、コードブロックサイズが64×64の場合を示している。各コードブロック、各レイヤにデータが無い場合にもポインタは配置する。

【0094】ウエーブレット変換のエンコード装置は、 1フレームの符号処理が完了すると、パケットヘッダの 生成を開始する。各コードブロックの各レイヤのポイン タ内にパケットヘッダを生成するのに必要な情報が含ま れている。パケットへッダを作るときは、パケットデータのインクルージョンを最初に決める。パケットへッダのインクルージョンを求める場合、JPEG2000ではタグツリーという概念をとっている。タグツリーを使用すると、コードブロック内にデータが含まれないときにパケットへッダに使用するピット数を省略できる場合がある。しかし、タグツリーを作る作業は煩雑で、パケット内のすべてのコードブロックの情報が揃わないとツリーが完成しない。

【0095】次に、パケットヘッダのインクルージョンを決める方法を説明する。

(1)対象となるサブパンド内のコードブロックの配置を確認する。ひとつのパケットに含まれるコードブロックの数はプリシンクトサイズによって決定される。一般的には、図23のように、プリシンクトサイズは一番大きいサブパンドより大きく設定される。しかし、図26のように、サブパンドの大きさよりプリシンクトサイズが小さい場合、パケットはプリシンクト内のコードブロックで構成される。

(2) ひとつのサブパンド内に1つ以上のコードブロックが含まれる場合、図27に示すように、タグツリーを使用する。タグツリーは最大4個のコードブロック又はタグから構成されている。サブパンド内のデータが多くなるとタグツリーの段数も増えていく。

(3)ひとつのサブパンド、又はプリシンクトにおけるトップのタグにデータがない場合、そのサブパンド、又はプリシンクトにデータがひとつも含まれないことになる。パケットはLL成分以外はHL、LH、HH成分で構成されている。LL成分においてトップのタグにデータがない場合はパケットにデータがないことを示す(Nopacket)。その他のサブパンドの場合、HL、LH、HHすべての成分のトップのタグにデータがない場合にパケットにデータがないことになる。それ以外の場合は、パケットに有効なデータが含まれることを示す。

(4)パケットのインクルージョンは、最初にパケットインクルージョンを示すために 1 ビット使用する。このビットに 1 が立っているときはパケットにデータがあることを示す。このビットが 0 の時はパケット内にデータがない状態を示す。

(5)次に、パケット内のコードブロックのインクルージョンをラスタ順に調べていく。このとき、LL成分以外のパケットはHL、LH、HHのサブバンドの順番でコードブロックのインクルージョンを調べていく。

(6)コードブロックのインクルージョンを調べる方法は、最初のコードブロックに関連するタグをトップから順番に並べていく。図27を例にとって説明する。図27はHL成分のサブバンドを表している。最初に、パケット内のデータの有無を調べるビットの後に、コードブロック67のインクルージョンを調べる。コードブロッ

ク67のインクルージョンを調べる前に、コードブロッ ク67はタグ1000に属しているので、タグ1000 を先に調べる。しかし、タグ1000はタグ1100に 属しているので、タグ1100を先に調べる。しかし、 タグ1100はタグ1200に属しているのでタグ12 00を先に調べる。このようにして、コードブロック6 7のインクルージョンを調べるときはコードブロック6 7に関連するタグをトップから順に調べることになる。 このとき、トップのタグ1200が0の時、サブバンド HLのすべてのコードブロックにデータが無いことを示 しているのでコードブロック67から130までデータ がないことを示すことになる。この場合、パケットは次 にサブパンドLHのコードブロックのインクルージョン を調べることになる。もし、タグ1200が1でサブバ ンドにデータがあることが示されている場合、次にタグ 1100を調べる。タグ1100が0の場合、このタグ に関連するコードブロックすべてにデータがないことを 示すので、次にコードブロックフ1のインクルージョン を調べることになる。タグ1100が1でデータがある ことを示していると、次にタグ1000を調べる。タグ 1000が0でデータがないことを示していると、関連 するコードブロックにデータがないことを示すので、次 にコードブロック 6 9のインクルージョンを調べること になる。タグ1000が1でデータがある場合、初めて コードブロック67のインクルージョンを調べることに なる。このようにして、各コードブロックのインクルー ジョンを調べていく。

(7)コードブロック67のインクルージョンが1でパケットヘッダを作成した後、コードブロック68のインクルージョンを調べる。このとき、コードブロック68に関連するタグ1200、1100、1000は、すでに調べられているので、このときはコードブロック68のインクルージョンを調べる。次に、コードブロック69のインクルージョンを調べる場合、タグ1200、1100は、既に調べられているが関連するタグ1001がまだ調べられていないので、タグ1001を調べてからコードブロック69のインクルージョンを調べることになる。

(8)図28にタグツリーを使用したときのインクルージョン構成例を示す。最初タグ1200を見る。この場合はタグにデータがあるので、このサブパンドにデータがあることを示している。(図28(A))。次に、ひとつ下の階層のタグ1100、1101、1102、1103を調べる(図28(B))。タグ1100、1103にはデータがあるが1101、1102にはデータがないとする。この場合、タグにデータがない部分に関連するコードブロックにはすべてデータがないことがわかる。次に、データがある部分のタグの下を調べる。この場合、タグ11000下には1000、1001、1002、1003があるがこのうち1000、1001、100

2にデータがあるが1003にデータがないとする。また、タグ1103の下にも1012、1013、1014、1015のタグがあるがこのうち1013、1014にデータがあるが1012、1015のタグにはデータがないとする。次にデータがあるタグの下を調べる(図28(D)。この場合、タグの下にはコードブロックになるので、各コードブロックのインクルージョンを調べることになる。タグツリーを使用することで、データがないコードブロックひとつに対して、コードブロックの有無を示すインクルージョンビットを1ビット節約できる場合が発生する。

【0096】以上のように、タグツリーを構成するため には、サブバンドのすべてのコードブロックのインクル ージョンの情報が必要になる。しかし、ひとつのメモリ 内に、パケットポインタという形でインクルージョンの 情報を格納していると、タグツリーを作るときに、すべ てのコードブロックのインクルージョン情報をメモリリ ・一ドしなければならず、メモリアクセスに時間がかか る。また、タグツリーのインクルージョンはパケットへ ッダの最初にくるので、インクルージョンが決まらなけ ればそのあとのパケットヘッダ生成を開始できない問題 がある。インクルージョンが決まると、その後のパケッ トデータは、コードブロックごとの情報をメモリリード していけばよいので効率よくパケットヘッダ作成ができ る。この問題を回避するために、算術符号化が完了した 後、各コードブロックのデータと情報をメモリに書き込 む際、コードブロックのインクルージョンに関する情報 のみ、メモリではなく、内部レジスタに格納し、すべて のコードブロックの算術符号化が終了したときに、すべ てのコードブロックのインクルージョンの情報を使用し て簡単にタグツリーを構成できるようにすることで、パ ケット生成の時間を短縮できる。コードブロックのイン クルージョン情報はコードブロックひとつについて 1 ビ ットですむのでハード量もほとんど増加しない。

【0097】JPEG200の動画のエンコード時においては、入力されるイメージデータは一定の時間間隔で入力されるため、各入力画像を所定の期間内に処理しなければならないが、本発明の実施の形態によれば、迅速な処理が可能であり、リアルタイム処理が可能となる。

[0098]

【発明の効果】上述の如く本発明によれば、画像の符号 化処理及び/又は復号処理に関する処理におけるメモリ に要するコストを削減し、更に、高速処理を行うことが できる。

[0099]

【図面の簡単な説明】

【図1】JPEG2000の符号化の流れを説明するための図である。

【図2】画像データ1を128×128の大きさのタイルに分割し、レベル2の2次元離散ウエーブレット変換

を行った場合の例を説明するための図である。

【図3】各サブパンド毎にエントロピー符号化した場合におけるサブパンド2LLとその算術符号化器の処理を 説明するための図である。

【図4】3N+1個のパス毎に算術符号器で生成された 符号をレイヤOからレイヤしまでのL+1個のレイヤに まとめている様子を示す図である。

【図5】ビットストリームを説明するための図である。

【図6】3色(コンポーネント0、1、2)より成る画像をJPEG2000で符号化した場合のビットストリームの図である。

【図7】JPEG2000の符号化処理回路を説明するための図である。

【図8】JPEG2000の復号処理回路を説明するための図である。

【図9】垂直成分と水平成分に対してそれぞれハイパスフィルタとローパスフィルタをかけて1/2のデータにした結果を説明するための図である。

【図10】 2 レベルのウエーブレット係数を説明するための図である。

【図11】3レベルのウエーブレット係数を説明するための図である。

【図12】4レベルのウエーブレット係数を説明するための図である。

【図13】5レベルのウエーブレット係数を説明するための図である。

【図14】最終的なウエーブレット変換のエンコードの 結果を示す図である。

【図15】ウエーブレット変換のエンコード装置を説明 するための図である。

【図16】ウエーブレット変換のエンコード垂直方向処理を説明するための図である。

【図17】ウエーブレット変換のエンコード水平方向処理を説明するための図である。

【図18】ハイパス処理回路の例を説明するための図である。

【図19】ローパス処理回路の例を説明するための図である。

【図20】ウエーブレット変換のデコード装置の例を説明するための図である。

【図21】ウエーブレット変換のデコード垂直方向処理 を説明するための図である。

【図22】ウエーブレット変換のデコード水平方向処理 を説明するための図である。

【図23】サブバンドの大きさよりプリシンクトサイズ が大きい場合を説明するための図である。

【図24】パケットデータ用ポインタの例を説明するための図である。

【図25】パケットポインタとパケットデータのメモリマッピングの例を説明するための図である。

【図26】サブバンドの大きさよりプリシンクトサイズ が小さい場合を説明するための図である。

【図27】タグツリーの構成例を説明するための図であ る。

【図28】タグツリ―のインクルージョンの検出例を説 明するための図である。

【符号の説明】

- 1 画像データ
- 10 DWT部
- 11 量子化器
- 12 係数モデリング部
- 13 算術符号器
- 14 符号形成部
- 15 符号データ
- 20 1タイルの画像データ
- 37 パケットヘッダー
- 38 エントロピー符号
- 40 符号化処理回路
- 41、61 DCシフト・RCT変換回路


【図1】

JPEG2000の符号化の流れを説明するための図



【図5】

ビットストリームを製明するための図



[図11]

3 レベルのウェーブレット係数を説明するための図

3LL	3HL
зін	знн

42、62 離散ウエーブレット変換回路 (DWT回路)

43、63 算術符号化回路(MQ回路)

44 パケットヘッダ生成回路

45 符号列生成回路

46 メモリアクセスアービタ

47 SDRAMコントローラ

55 SDRAM

64 符号列解析回路

83~84 ラインパッファ

76~78 ハイパス処理回路

79~81 ローパス処理回路

85~90、108、208 クロック端子を有する

フリップフロップ回路

71 入力端子

72~75 出力端子72~75


100~104、200~204 マルチプレクサ

105、106、205、206、224 加算器

107 反転回路

【図2】

画像データ1を128×128の大きさのタイルに分割し、レベル2の2次元離散 ウェーブレット変換を行った場合の例を説明するための国




【図10】

2 レベルのウェーブレット係数を説明するための図

2Ц	2HL
2LH	23 HH

【図3】

各サブバンド毎にエントロビー符号化した場合における サブバンド21Lとその算術符号化器の処理を説明するための団




【図6】

5色(コンポーネント0、1、2)より成る画像をJPEG2000で 符号化した場合のビットストリームの図

3017	コンポーネントロ、2L	コンポーネント0、211、	ֈ <u>_</u> 31₁	コンポーネント0、211、
	W140	W171		147L
30-	「コンポーネント1、2LL	150 A-40 A1	_31 ₂	コンポーネント1.21
	プランボーネンド1、221、 レイヤ0	178-4771,2LL		レイヤレ
	<u> </u>		, ⊷31s	
303-	コンポーネンナ2、21し、			コンポーネント2、211、
	L140	W#1	•	14tr
	コンポーネントの、2HL	コンポーネント0、2HL	1	コンポーネント0、2HL
	21H, 2HH, 1-170			24、244、レイヤレ
			,	
		コンポーネント1、2HL		コンポーネント1、2HL、
	2LH, 2HH, V1+0	217,200,0711	1	(ELINEDING P. ITE.)
	コンポーネント2、2HL	コンボーネンナ2、2HL、		コンポーネントと、2HL
	21H,2HH,1/170	21H、2HH、レイヤイ	••••	ZLH、ZHH、レイヤL
	Francisco de	コンポーネントO、THL	361	コンポーネント0、1/1
	1LH, 1HH, 1470		••••••••	1LH, 1HH, 1-17L
			20.	
		コンポーネント1、1HL	362-	コンポーネント1、1HL
	1LH.1HH, L-1470	1LH、1HH、1/41		1LH、1HH、1~14L
	コンポーネント2.1HL	コンボーネント2、1HL	36 ₃	コンポーネント2、1HL
	1LH, 1HH, 1170		•••••	1114、1114、1~141

【図4】

SN+1個のパス毎に算術符号器で生成された符号をレイヤ0から レイヤLまでのL+1個のレイヤにまとめている機子を示す図



【図9】


垂直成分と水平成分に対して それぞれハイパスフィルタとローパスフィルタをかけて 1/2のデータにした結果を説明するための図


1/2のナーダにした#	吉果を説明するための図
1111	1HL
1 U H	1НН

【図7】

【図8】

JPEG2000の復号処理回路を説明するための図





【図12】

【図13】

4 レベルのウェーブレット係数を説明するための図

411.	4HL
4LH	4HH

5 レベルのウエーブレット係数を説明するための図



【図14】

【図24】

パケットデータ用ポインタの例を説明するための図


. , ,	
+0x0	0 スタートアドレスの
+0x0	1 スタートアドレス1
+0x0:	2 スタートアトレス2
+0x0	3 スタートアドレスコ
+0x0	
+0×0	5 データ長1(パイト数)
+0x0	S ZEROピットブレーン
+0.0	7 コーディングパス数

最終的なウエーブレット変換のエンコードの結果を示す図

			·
41.74	3HL	2HL	
3LH	знн		410
21	H	2 H H	1HL
	11.	н	1 H H


【図15】

ウエーブレット変換のエンコード装置を説明するための図




【図17】

ウェーブレット変換のエンコード水平方向処理を 説明するための図




【図16】

ウェーブレット変換のエンコード垂直方向処理を 説明するための図



【図18】

ハイパス処理回路の例を説明するための図



⑦豊金の対域に対対がメモリーから差別はされる 建度施が行われる 代は189 - 21125 - 221129 - 21179 - 2140 代は189 - 21125 - [77(は189 - 7(0,1200/2] 7(0,177 - 27127) - [77(は189 - 7(0,1200/2] 7(0,177) - 27(127) - [77(は189 - 7(0,1200/2])

この処理をY(LXOに対しても行う。これもを845イン分行う。

【図19】 【図20】 ウエーブレット変換のデコード装置の例を 説明するための図 ローパス処理回路の例を説明するための図 AID 0-214 AED 0-215 BID 0-215 B2D 0~217 LF/LI A20 0 (218 AID 0 219 B30 € B110 o≤ HX(1) = Y(1) + (HX(1) = Y(1) + (HX(2) = Y(2) + (AZD ークを自然的はするたちとの一つのかのこのロック、 いっただっ もれをひとりをでったケンシードを開発し、 【図21】 ウエーブレット変換のデコード垂直方向処理を 説明するための図 ウエーブレット処理手頭(逆変換) レベル1座直方角影響 ①1(のとv(1)のデータが在元される。 逆変数が行われる ą XXXX = YXXX - [2YX-1) + YXXX + 22XQ 【図22】 X(1) = A(1) + (D4(1) + X(2)\X) X(3) = A(3) - ((A(1) + A(2) + 1)\A(1) ウエーブレット変換のデコード水平方向処理を 説明するための図 レベル1水平方向処理(逆変後)(レベル1の垂直方向処理に連続して行われる) **⑥**州120と州1250が復元される 世末第が行われる ①2(0と2(1)がデモリーから終み出される 近天後が記的される。 YOLの = 200 - {(2(-1) + 2(1) + M120 = M120 + EM120 + M120 + 2040 M120 = M120 + EM1220 + M120 + 2040 の自動の代記を代記が表示される 全主動が行われる A(D'1) = 34.) + [[A(D'1) + A(D'3)*5] A(D'3) = 349 + [[34.0] + 329 + 37.6] M(120) = A(120) + [M(120) + M(120) + S)A() X1277 = Y(127) + (0X125) + X(1260/2) X(1260±X(126)をもう一として使用する。 着り至し

【図23】

サブパンドの大きさよりブリシンクトサイズが 大きい場合を説明するための図

D 1	4	7	(1)	19 (B)	20		22	68	(1)	38	20	71 (40	72 (5)	73	3
6	8	9	88	23	# (5)	25	28	63	78 (B)	(10)	(11)	79 (12)	80 (13)	(140	(15)
11	ii (ii)	93	18	27	23 (9)	29 (10)	30 (11)	83 (16)	84	(15)	(19)		88 (21)		80 (23)
12	14 (2)	17	(3)	31 (12)	(13)	(14)		91 (24)	(25)	(26)			P6 (25)	(30)	(31)
25	38	87	38	51	52	_	54	99	100		(35)				
39	40	41	42	55	56	57	58		108						
43	44	45	46	59	60	61	82		110						
47	48	49	50	63	64	85	66		124						
131	132	133	184	135	138	137	138	185	196	197	198	199	200	201	202
139	140	141	142	143	144	145	146	203	204	205	206	207	208	209	210
147	148	149	150	151	152	153	154	211	212	213	214	215	216	217	21B
155	158	157	158	159	160	161	182	219	220	221	222	223	224	225	226
163	164	165	168	167	168	169	170	227	228	229	230	291	232	233	234
171	172	173	174	175	176	177	178	235	236	237	238	239	240	241	242
179	180	181	182	183	184	185	186	243	244	245	246	247	248	249	250
187	188	189	190	191	192	193	194	251	252	253	254	255	258	257	258

パケット・ロデータ1.E0 パケットとロデータ6.11+165.1.23 パケットとロデータ6.11+165.6.5 パケットのデータ6.11+165.7-13,1-14,15-15 パケットのデータ6.11+162.7-13,1-14,15-15 パケットのデータ6.11+162.5-13,1-14,15-23


【図26】

サブパンドの大きさよりプリシンクトサイズが 小さい場合を説明するための図

									_						
$\frac{01}{23}$	4	7	8	19	20	21	22	87	68	69	70	71	72	73	74
5	6	8	10	23	24	25	28	75	78	77	78	79	80	B1	82
11	12	15	16	27	28	29	30	83	84	85	86	87	88	89	80
13	14	17	18	31	32	83	34	81	92	93	94	95	95	97	98
35	36	37	38	51	52	53	54	89	100	101	102	103	104	105	106
39	40	41	42	55	56	57	58	107	108	109	110	111	112	113	114
43	44	45	46	59	60	61	62	115	116	117	118	119	120	121	122
47	48	49	50	B3	64	55	68	123	124	125	126	127	128	129	130
131	132	133	134	135	136	137	138	195	198	197	198	199	200	201	202
139	140	141	142	143	144	145	146	203	204	205	206	207	208	209	210
147	148	149	150	151	152	153	154	211	212	213	214	215	216	217	218
155	156	157	158	159	160	161	162	219	220	221	222	223	224	225	225
163	164	165	188	167	168	169	170	227	228	229	230	231	232	233	234
171	172	173	174	175	176	177	178	235	238	237	238	239	240	241	242
179	180	181	182	183	184	185	186	243	244	245	248	247	248	249	250
187	188	189	100	191	192	193	194	251	252	253	254	255	256	25 7	258


【図25】

パケットポインタとパケットデータのメモリマッピングの 何を改明するための図



【図27】


タグツリーの構成例を説明するための図



57.88.78.76かいとつのタグ(1000)になる。タグ1000.1001.1002.1003が集まって次の程度のタグ(1100)になる。1100.1101.1102.1103のタグが発まって次の改成のタグ(120)になる。ひとつのタグから見て、タグを構成しているコードプロックまたはタグにすべてデータが含まれていない場合、そのタグにデータが含まれないことになる。タグを構成しているコードプロックまたはタグのどれかひとつにデータが含まれている場合、そのタグにデータが含まれていることになる。

【图28】

タグツリーのインクルージョンの検出例を説明するための図



フロントページの続き

Fターム(参考) 5B061 BB08 BC02

5C059 KK08 KK11 MA00 MA24 MC11

MC38 ME01 ME11 PP04 PP16

UA02 UA15 UA30 UA36 UA38

5C078 AA04 BA53 CA27 CA31 CA34

DA01 DA02